内容摘要：南京某研究所的招聘启事挂出去三周，收到的简历里能直接上手做高速信号处理的，掰着手指头数得过来。这岗位要求不低——要懂JESD204B接口调试，要能独立完成12bit以上ADC的FPGA采集逻辑，还得会

南京某研究所的南京招聘启事挂出去三周，收到的招聘简历里能直接上手做高速信号处理的，掰着手指头数得过来。高速工程这岗位要求不低——要懂JESD204B接口调试，数字师要能独立完成12bit以上ADC的信号FPGA采集逻辑，还得会处理多通道同步的处理顽疾。说白了，南京招的招聘是能扛事的人。

这活儿真不是高速工程随便谁都能干的。去年我们给某型号雷达做接收机，数字师采样率提到3GSPS，信号板子一上电，处理眼图全是南京雪花。时钟分配芯片的招聘抖动指标标称值挺漂亮，可实际布线走线稍长几毫米，高速工程时序裕量就崩了。最后硬是拿近端参考时钟重新布局，又把FPGA里的动态相位对齐算法重写一遍，才算稳住。这种经验，书本上学不来，全是在示波器面前熬出来的。

所以这次招聘，我特别看重实操细节。简历上写“熟悉高速ADC”的，我会追问：你用过哪些型号的JESD204B子类1？怎么处理多片ADC的SYSREF同步？要是对方卡壳，基本就pass了。真正合适的候选人，会直接告诉你他踩过哪些坑——比如某款DAC的SFDR在低频段表现不错，但到了2GHz以上会掉得厉害，得靠数字预失真去补。

南京这边做高速信号处理的机会不算少，但能把技术吃透的人总在少数。有从上海回来的，说那边节奏快，但项目周期短，没空深挖。也有从华为跳出来的，基本功扎实，就是习惯了流程化开发，碰到非标问题容易懵。说到底，这岗位需要的是那种能在实验室泡到深夜，对着一条毛刺信号较劲的人。

薪资方面，我们给到年薪40万起，优秀者可谈股权激励。但这行当的人，光靠钱留不住——得给他有挑战的活儿。目前手头有几个预研项目，涉及Ku波段的相控阵波束形成，数据率超过20Gbps，够玩一阵子了。要是你来，直接参与系统架构设计，不是只写写逻辑代码那种。

对了，办公地点在江宁开发区，离地铁站走路十分钟。楼下有家鸭血粉丝汤不错，加班时来一碗，比喝红牛顶用。团队平均年龄三十出头，没那么多官僚气，遇到技术问题，拍桌子争论是常事。

感兴趣的话，发简历到hr@example.com，标题注明“高速信号处理应聘”。我会亲自看每份简历，合适的话一周内约面试。别发那种群发模板，写清楚你做过什么板卡、碰到过什么难啃的骨头，比罗列技能清单管用得多。